

Soluzione della Prova Scritta di Elettronica Digitale

6 Aprile 2005

- 1) Il circuito di decodifica deve essere organizzato usando *gate* con *fan-in* non troppo elevato e nel testo si suggerisce di usare *NAND* e *NOR* con *fan-in* di quattro. Utilizzando le note regole di De Morgan possiamo scrivere:

$$WL = A_0 A_1 \dots A_{15} = \overline{\overline{A_0 A_1 A_2 A_3} + \overline{A_4 A_5 A_6 A_7} + \overline{A_8 A_9 A_{10} A_{11}} + \overline{A_{12} A_{13} A_{14} A_{15}}}$$

e quindi il segnale WL può essere ottenuto per mezzo di quattro NAND a 4 ingressi seguiti da un NOR a quattro ingressi.

- 2) La capacità per unità di lunghezza della linea può essere espressa come:

$$c = \frac{\varepsilon_{di}}{t_{di}} W + \frac{2\pi\varepsilon_{di}}{\ln[(4t_{di} + H)/H]} = 0.048 + 0.148 = 0.196 fF/\mu m$$

mentre la resistività per unità di lunghezza è:

$$r = \frac{\rho}{HW} = 3.57 \Omega/\mu m$$

La capacità e resistenza totale della linea sono quindi $C_{int}=cL_{en}\simeq 40.1 fF$ e $R_{int}=rL_{en}=732\Omega$. La capacità totale della linea, comprensiva della capacità delle celle, è quindi $C_{WL}=C_{int}+256C_{cell}=104 fF$.

- 3) Il *gate* di ingresso del decodificatore è un *NAND* a 4 ingressi con $S_n=2$ e quindi dimensionamento del *pMOS* $S_p=(\varepsilon/4)S_n=1$. La sua capacità di ingresso è quindi $C_{in}=C_{M1}(2+1)=3.24 fF$ dove $C_{M1}=C_{ox}L_{MIN}^2+2C_{GS0}L_{MIN}=1.08 fF$. L'electrical effort vale quindi $H = C_{WL}/C_{in}=32$. I logical e parasitic effort dei *gate* sono:

$$g_{nor4} = \frac{1+4\varepsilon}{1+\varepsilon} = 3 \quad g_{nand4} = \frac{4+\varepsilon}{1+\varepsilon} = 2 \quad p_{nand4} = p_{nor4} = 4p_{inv} = 5.6$$

Il Path Effort complessivo è quindi $F=GH=g_{nand4}g_{nor4}H=192$.

Dato $p_{inv}=1.4$ lo Stage Effort ottimo risulta $\rho \simeq 0.71p_{inv} + 2.82=3.8$ ed il numero ottimo di stadi è quindi $\hat{N} = \ln(F)/\ln(\rho)=3.93$. Scelgo quindi $\hat{N} = 4$ che richiede di inserire due invertitori e di usare uno *stage effort* pari a $\hat{f} = \sqrt[4]{F} = 3.72$.

Indicando con *Inv1* l'invertitore che pilota direttamente la *Word Line* avremo quindi $C_{inv1} = C_{WL}/\hat{f} = 28 fF$. Per il secondo invertitore si ha $C_{inv2} = C_{WL}/\hat{f}^2 = 7.51 fF$ mentre per il NOR a quattro ingressi $C_{nor4} = (g_{nor4}C_{inv2})/\hat{f} = 6.06 fF$.

- 4) L'invertitore *Inv1* ha capacità di ingresso $C_{inv1} = 28 fF$ e quindi la sua resistenza equivalente per la metodologia del Logical Effort vale $R_{inv1}=\tau/C_{inv1}=643\Omega$.

Il ritardo complessivo può essere stimato considerando il ritardo fra un ingresso del decodificatore e l'ingresso dell'invertitore *Inv1* che pilota la linea sommato al tempo necessario ad *Inv1* per pilotare la interconnessione fino alla sua intera lunghezza L_{en} , cioè dove è connessa l'ultima cella.

Il primo ritardo è:

$$t_d(A_i \rightarrow Inv1) = \tau[3\hat{f} + p_{nand4} + p_{nor4} + p_{inv}] = (11.16 + 9 \cdot 1.4)\tau = 23.76\tau \simeq 428ps$$

mentre il ritardo di pilotaggio della linea da parte di *Inv1* può essere stimato come:

$$T_{90\%} = 2.3 \cdot \frac{R_{inv1}}{2.3} C_{WL} + R_{int} C_{WL} \simeq 143ps$$

ed il ritardo complessivo è quindi $571ps$. Nel calcolo del ritardo si è assimilata la capacità delle celle connesse alla linea ad una capacità distribuita da aggiungere a quella della interconnessione. Visto il gran numero di celle posizionate molto vicine questa approssimazione sembra ragionevole.